证券代码：301095 证券简称：广立微 公告编号：2025-015
杭州广立微电子股份有限公司 2024 年年度报告摘要
一、重要提示
本年度报告摘要来自年度报告全文，为全面了解本公司的经营成果、财务状况及未来发展规划，投资者应当到证监会指
定媒体仔细阅读年度报告全文。
所有董事均已出席了审议本报告的董事会会议。
天健会计师事务所（特殊普通合伙）对本年度公司财务报告的审计意见为：标准的无保留意见。
本报告期会计师事务所变更情况：公司本年度会计师事务所由变更为天健会计师事务所（特殊普通合伙）。
非标准审计意见提示
□适用 不适用
公司上市时未盈利且目前未实现盈利
□适用 不适用
董事会审议的报告期利润分配预案或公积金转增股本预案
适用 □不适用
公司经本次董事会审议通过的利润分配预案为：以 197,062,569 为基数，向全体股东每 10 股派发现金红利 2.5 元（含税），
送红股 0 股（含税），以资本公积金向全体股东每 10 股转增 0股。
董事会决议通过的本报告期优先股利润分配预案
□适用 □不适用
二、公司基本情况
1、公司简介
股票简称 广立微 股票代码 301095
股票上市交易所 深圳证券交易所
联系人和联系方式 董事会秘书 证券事务代表
姓名 陆春龙 李妍君
浙江省杭州市余杭区五常 浙江省杭州市余杭区五常
办公地址 街道联创街 188 号 A1 号 街道联创街 188 号 A1 号
楼 楼
传真 0571-8102 1261 0571-8102 1261
电话 0571-8102 1264 0571-8102 1264
电子信箱 ir@semitronix.com ir@semitronix.com
2、报告期主要业务或产品简介
（一）公司主营业务情况
公司是领先的集成电路 EDA软件与晶圆级电性测试设备供应商，公司专注于芯片成品率提升和电性测试快速监控技术，是国内外多家大型集成电路制造与设计企业的重要合作伙伴。公司提供 EDA软件、电路 IP、WAT测试设备以及与
芯片成品率提升技术相结合的全流程解决方案，在集成电路从设计到量产的整个产品周期内实现芯片性能、成品率、稳
定性的提升。公司先进的解决方案已成功应用于诸多集成电路工艺技术节点，实现了高质量的国产化替代，打破了集成
电路成品率提升领域长期被国外产品垄断的局面。
集成电路成品率提升是一项非常复杂的系统工程，公司长期以来潜心研发，不断丰富以集成电路成品率提升为主轴
的产品矩阵，逐渐形成了驱动公司业绩可持续发展的“三驾马车”——电子设计自动化（EDA）软件、半导体大数据分析
与管理系统、晶圆级电性测试设备。各产品在技术上相辅相成，在商业模式上独立销售、相互引流，为公司业务的稳健
发展提供多点引擎，支撑营业收入连创新高，丰富客户数量及客户群体，客户范围从以集成电路制造企业为主逐步向集
成电路设计、封测企业拓展。
驱动公司业绩可持续发展的“三驾马车”
（二）公司主要产品及服务布局
公司的产品类型分为电子设计自动化（EDA）软件、半导体大数据分析与管理系统、晶圆级电性测试设备，以及利
用上述软硬件工具和在成品率提升领域的经验提供的软件技术开发服务。
1、电子设计自动化（EDA）软件
（1）集成电路良率提升相关设计软件
为了确定最优的制造工艺或寻找影响成品率的因素，需要对各种电学结构和关键器件进行电学性能的检测，提供寻
找影响成品率因素的有效线索。由于产品芯片结构过于复杂，在产品芯片上直接进行电性测试难以分解发现产生问题的
根本原因，因此一般效率不高。为了降低制造成本、提升效率，业内通常采用测试芯片替代产品芯片进行电性测试，测
试芯片即支持电学性能测试功能的专用芯片。主要方法如下：针对影响产品芯片成品率和性能的关键器件参数以及工艺
中各步骤的失效风险，设计出监控相应器件和风险的测试结构，与焊盘相连接组成专用的测试芯片。测试芯片与产品芯
片使用相同的工艺，甚至可能集成在同一片晶圆上，测试芯片的电性测试结果，可以反映产品芯片中关键器件的特性，
以及制造工艺的风险状况。相比产品芯片，由于测试芯片将工艺成品率风险拆解到各自独立的结构中，能够直接找到需
要改进的风险点。采用测试芯片技术，是业内进行工艺开发、成品率提升的主要方法，公司的集成电路良率提升设计软
件主要为测试芯片设计 EDA软件。
集成电路良率提升相关 EDA软件及电路 IP
2024 年度，公司不断对现有良率提升相关 EDA功能进行优化完善，还研发了多种适合新工艺方向的电路 IP 和解决
方案，如公司 Advanced PCM量产监控方案已在大客户处稳步推进验证，SRAM 读写功能良率提升方案、适配新工艺的
高密度电阻/漏电方案以及片上监控电路设计方案研发均取得突破性进展。
产品类型 产品名 介绍
应用环节：测试芯片的测试结构设计
参数化单元版图 SmtCell 产品优势：1）相同结构的单元版图只需创建一次；2）版图中几何图形的相关
设计工具 属性可用参数来表征；3）单元版图重复、费时的物理设计过程用参数赋值来
代替。跟传统的版图设计工具相比，SmtCell 可以带来设计效率的大幅提升
通用型的测试芯 应用环节：测试芯片的绕线、电路设计和物理拼接
片版图自动化设 TCMagic 产品优势：主要设计传统测试芯片（又称为“短程测试芯片”），平台基于其独
计平台 特的软件架构设计和算法支持，在测试芯片设计过程中有效提升设计效率
应用环节：可寻址测试芯片的设计
可寻址测试芯片 产品优势：提供了完整的大型可寻址及划片槽内可寻址测试芯片的设计解决方
版图自动化设计 ATCompiler 案，软件内置有公司设计的经过验证、可重复使用且具备特定功能的电路 IP
的高效版图软件 （器件特征参数提取电路、工艺参数提取/缺陷监测电路、环形振荡器性能表
征电路等），能够极大地提高了测试芯片的器件密度，有效提升测试芯片的测
试速度，很好地满足先进工艺产品开发和制造过程监控的需求
应用环节：超高密度测试芯片设计
超高密度测试芯 产品优势：实现了单个测试芯片模块上容纳上百万个待测器件，通过片上控制
片版图自动化设 DenseArray 模块和测试设备的协同优化，可以达到每秒 10,000 样本量的测量速率，通过
计工具 并行测试能线性加速，有效地缩短测试时间，满足工艺开发下百万分率、甚至
十亿分率的异常点检测的需求
产品芯片成品率 应用环节：产品芯片成品率和性能诊断的定制化测试芯片设计
和性能诊断测试 ICSpider 产品优势：通过对产品芯片中基本器件、关键路径等的系统分析和直连检测，
芯片设计工具 来帮助客户更直观、高效、有针对性地提升产品成品率和性能指标
应用环节：可寻址测试芯片的设计
Addressable IP 可 产品优势：传统测试芯片因占用面积大，在测量样本量和成本控制两个方面已
寻址电路 IP 经满足不了工艺的需求，通过可寻址电路可以提升芯片密度 5 至 20 倍，并且
电路 IP 保证高精度设计
HDYS 高密度工 应用环节：超高密度测试芯片设计
艺检测电路 IP 产品优势：利用片上测试控制方案，与测试设备功能协同，在设计密度和测试
速度上进一步提高可寻址技术设计与测试效率。特别在量产监控环节，利用狭
小的划片槽和有限测试时间瓶颈下，大幅度提升监控效率，为量产制造过程的
智能管控，提供更全面的数据支撑
（2）可制造性设计（DFM）EDA软件
可制造性设计（DFM）是研发和生产之间的桥梁，在芯片开发设计阶段就考虑到制造环节的可行性，有效地缩短开发进程，降低制造成本，提升产品的可靠性与稳定性。报告期内，公司 DFM 软件工具核心模块研发均取得重要进展。
产品类型 产品名 介
